台积电（2330）、英特尔、三星暂时抛开在晶圆代工领域的竞争态势，昨（3）日宣布携手超微、高通、安谋、日月光、Meta等十家涵盖晶圆製造、IC设计、封装测试、云端、网路服务业大咖，组成「UCIe产业联盟」，目标建立晶片到晶片（die-to-die）的互连标准，并促进开放式小晶片（Chiplet）生态系。

小晶片（Chiplet）技术是将多颗切割好的小晶片整合在一个先进封装内，为了将这些不同功能的晶片整合，运用小晶片设计相较设计大的系统单晶片（SoC）更有助产品成本下降、运算效率提升。因应晶片複杂程度提高与更複杂的封装需求，包含搭配3／5／7奈米各别所需小晶片，也衍生晶片异质整合与先进封装、先进测试与更多探针卡、高阶载板等需求。

因应半导体界的小晶片趋势持续发展，UCIe产业联盟正处于整合成开放标准组织的最后阶段，今年稍晚整合成新的UCIe产业组织之后，成员企业将开始着手下一世代的UCIe技术，包含定义小晶片外型规格、管理、强化后的安全性与其他必要协定。

UCIe产业联盟成员包括英特尔、台积电、日月光、超微、高通、三星、安谋、Google Cloud、Meta、微软等十家大咖。业界看好，随着大咖筹组生态系联盟，将使得未来小晶片技术发展脚步更顺利，有助半导体产业迈向新的里程碑，消费者也能体验到整合度更好的终端装置。

业界分析，小晶片架构设计有助降低IC设计与系统客户成本，近年来半导体大厂皆已积极布局，特别是相关架构仰赖先进封装技术，进而实现差异化的堆叠，业界形容相关技术就是「半导体界的乐高」，能让小晶片发挥更高效率，同时因整合不同奈米製程，而得以降低成本。

英特尔认为，将多个小晶片整合至单一封装，在各个市场提供产品创新，是半导体产业的未来，也是英特尔IDM 2.0策略的重要支柱。把来自不同厂商的设计IP与製程技术汇聚在一起，想要真正利用模组化架构的潜力，就需要开放式的生态系。这个由UCIe所建立的小晶片生态系，为可互通小晶片建立统一标准踏出关键的一步。

台积电早在十年前开始耕耘先进封装，结合自身晶圆代工龙头的实力，快速拉开和对手的差距，同时正大举扩充先进封装产能。

台积电先进封装竹南AP6厂去年SoIC部分设备已移入，Info相关部分则目标是今年到位，整体将在今年底量产。

三星先前也已陆续更新异质封装技术，最早在2018年推出首款I-Cube2方案，后续在2020年推出X-Cube方案的3D堆叠设计，去年也已更新I-Cube第四代方案。

UCIe产业联盟将提出的UCIe规范，是开放式业界标准，定义封装内部小晶片的互连，期盼在封装层级促成一个开放式小晶片生态系与无所不在的互连，希望让业者打造系统单晶片（SoC）时，可自由搭配来自多个厂商生态系的小晶片零件。


●消息出处：经济日报 记者尹慧中、钟惠玲
●出处网址：https://money.udn.com/money/story/5612/6138832?from=edn_subcatelist_cate