英特尔(Intel)执行长Pat Gelsinger日前宣称，将率先导入ASML新世代之高数值孔径(high-NA)极紫外光(EUV)扫描机，预计在单一曝光EUV製程上，可望比多重曝光EUV製程撙节更大幅度的光罩成本支出。ASML更表示，high-NA降低了半导体製程的複杂性，这也是何以英特尔从一开始便力主跳过EUV双重曝光甚至多重曝光技术，直接导入高数值孔径EUV系统。
而台积电、三星电子(Samsung Electronics)从2022~2023年量产3奈米製程起，由于ASML新世代EUV系统最快也要等到2023年才能出货开始装机，因此还来不及採用High-NA系统，但也预计在EUV双重曝光过渡期之后拥抱high-NA EUV系统，约在2025~2026年重回EUV单一曝光程序之行列。
三大逻辑晶片巨头竞逐先进製程 ASML成最大赢家
英特尔意欲採用ASML high-NA EUV扫描机、导入Intel 18A製程量产的二代Ribbon要到2025年才启动，在此之前，还必须先克服2023年成功量产Intel 4与Intel 3，更需进一步在2024年攻克Intel 20A量产难关。无论英特尔能否在2023与2024两大关键年克服世代製程推进，但预计先行进入3奈米世代的台积电与三星，也不会原地踏步静待英特尔追赶。
相较于此，台积电或是三星均已在EUV系统曝光之路上行之有年，两厂从2019年起陆续在7/5奈米先进製程量产过程中，採用EUV系统曝光开出满意的良率。台积电在导入DUV系统的双重曝光、甚至多重曝光处理上，更已累积多年经验。相对地，英特尔从7奈米製程起才布建EUV系统导入，量产EUV製程方面晚于台积电与三星至少2年，正与ASML紧密合作急起直追。
以台积电为例，2019年第2季开始採用EUV曝光製程的7奈米强化版製程(N7+)，在大约80个光罩层之间，一开始仅导入12个EUV光罩层，其馀68个光罩层仍採DUV系统曝光；而在大约100个光罩层的5奈米製程当中，其中导入EUV光罩层约有22个，剩下78个光罩层仍採DUV系统曝光。台积电可说是全球把光学微影多重曝光技术最彻底练兵的一家半导体业者。
相较台积电、三星陆续成功导入EUV相伴DUV曝光、量产7/5奈米製程晶片出货，英特尔至今仍处在7奈米(亦即Intel 4与Intel 3製程)缓步前进状态，即便新世代high-NA EUV扫描机未必能够以「杀手级武器」横扫竞争对手，但仍须英特尔攻克製程卡关落后的问题，其困难度远非大手笔投资扩产就能毕其功于一役。无疑的是，三大逻辑晶片巨头竞逐先进製程量产脉络下，ASML可说是这一波全球性扩产的最终赢家。
半导体资本支出水涨船高 驱动晶圆厂设备持续性成长
在景气上升週期性、结构性以及地缘政经三大要素下，半导体资本支出週期在后疫情时代水涨船高。首先，在景气上升週期性方面，后疫情时代下全球半导体短缺，也同时带动深紫外光(DUV)与EUV在晶圆厂产能扩增阶段下的高度需求。
其次，在结构性因素方面，全球5G、AI、高效运算(HPC)、电动车(EV)以及物联网(IoT)等大势所趋，也同时形塑DUV与EUV两大系统的快速导入。最后，在地缘政经要素方面，随着全球地缘政治冲突日趋白热化，晶圆厂扩产落脚各国本土化趋势，导致各国当局陆续斥资补助晶圆厂扩建与产能提升，连带提高DUV与EUV等系统需求扩增。
2021年3月下旬，英特尔宣布斥资200亿美元资本支出，要在美国亚利桑那州同时兴建2座晶圆厂，其中部分产能更将作为英特尔重启晶圆代工业务的支撑。4月间，台积电宣布三年期斥资1,000亿美元资本支出计画，预计在2022~2024年间大手笔扩产，以此支援2020~2025年预估高达15%的营收複合年增率需求。
无独有偶，三星也在5月宣布上修非记忆体资本支出，到171兆韩元(约合1,510亿美元)规模，目标在2030年成为全球逻辑晶片业者第一名。
由于半导体产能扩增需採购全新晶圆设备，国际半导体产业协会(SEMI)估计2021年全球晶圆厂设备市场可望大增34%创下业界新纪录、上看817亿美元规模，并预计2022年仍可望小幅成长6%，超过860亿美元。有鑑于此，ASML可望在未来几年内高度受惠于这一波资本支出提升。
EUV採用率可望显着提升
无论是同时聚焦成熟製程与先进製程两大主轴的台积电，还是强调优先导入先进製程投产的英特尔与三星，甚至在DRAM三大厂三星、SK海力士(SK Hynix)、美光(Micron)陆续推进的1z、1α(alpha)、1β、1γ(gamma)製程世代投产时程上，EUV系统可说是在先进製程继续微缩过程中，攸关降低成本的重要关键设备。
据Barclays报告指出，多重曝光的DUV製程，可望逐步由单一曝光的EUV製程所取代，也因此大幅降低成本支出。报告引述台积电个案，对比5奈米製程与7奈米製程，前者预估导入大约10~20层EUV光罩，估计可望节省30%的光罩曝光成本支出。
Barclays进一步指出，英特尔强调的ASML新世代之高数值孔径(high-NA)EUV扫描机，在单一曝光EUV製程上可望更大幅度撙节光罩成本支出，不过high-NA EUV系统最快也要2023年才会出货，即便英特尔能够在第一时间取得优先供货，但台积电与三星也不会眼睁睁错过导入新世代系统，预定2025~2026年间进入量产。
ASML亦表示，EUV光罩层(mask layer)可望在7奈米製程上增加3成，甚至于在5奈米製程世代，进一步扩增大约5成EUV光罩层採用率。估计以每月产能4.5万片12吋晶圆为例，每一EUV光罩层需要一台EUV系统支援，以7奈米製程世代来说，假使业者导入10个EUV光罩层，便需大约10台EUV系统支援曝光。
在5奈米製程世代，业者导入20个EUV光罩层，估计便需20台EUV系统装机支援，而在接下来的3/2奈米製程推进过程中，随着EUV光罩层逐步增加，半导体製造业者对于EUV系统的需求有增无减，而这样的趋势不仅见诸于逻辑晶片业者，也陆续将记忆体业者身上观察到类似需求的扬升。
DRAM三雄提高EUV光罩层 对EUV系统依赖有增无减
美光在2019年第3季发表1z製程，当时仍採用DUV微影技术，持续推进到2021年第1季1α节点进入量产；随后在2020年第2季发表1z製程的三星与SK海力士，却开始聚焦EUV技术，而美光评估、观察EUV技术已臻成熟，最近也拍板2024年导入DRAM生产。
三星在晶圆代工事业部採用EUV系统的成功经验上，2019年开始採用EUV技术投产DRAM，在2020年3月间成功出货100万套採用EUV技术所生产的10奈米级DDR4 DRAM模组，儘管三星EUV曝光仅限于一个光罩层，但进一步微缩DRAM晶粒尺寸(die size)达到43.98平方毫米，优于美光1z製程节点的晶粒微缩68.34平方毫米。
三星透过EUV技术进一步微缩晶粒，虽然只佔了整体DRAM出货量不到1%，但也给了美光提早导入EUV技术的启示。美光在2021年7月间宣布，上修2021会计年度资本支出到95亿美元，其中有相当即是向ASML下订EUV系统的预付款。
值得注意的是，美光2021年1α与2022年1β製程量产仍将全採DUV微影技术，最快要到2024年才会从1γ製程世代导入EUV曝光。此外，SK海力士也跟随三星脚步，向ASML下订EUV系统，预计在2021年底~2022年上半期间，採用EUV曝光量产1α製程DRAM。
据The Information Network报告显示，估计三星截至2020年底约有相当于50亿颗8Gb约当晶片产能，估计有200万~300万颗DRAM採EUV技术生产，约佔总产能0.04%。虽说DUV曝光可以保证良率开出稳定，从三星经验也显示出，即便EUV曝光设备价格高昂、动辄近2亿美元，对于提高DRAM位元产量仍有正面助益。
据ASML指出，DRAM量产从16奈米节点转入1α製程节点时，估计EUV光罩层可增加50%，以记忆体产业每月产能每10万片12吋晶圆估计，预计每一个EUV光罩层约需1.5~2台EUV系统支援，即便在1α製程节点预计导入1~3个EUV光罩层，仍须至少3~6台EUV系统支援投产。
随着向下微缩推进1α、1β、1γ製程世代量产，各DRAM业者逐步提高导入EUV光罩层比重，半导体製造商对于EUV系统的需求势必有增无减。
●消息出处：DIGITIMES
●相关网址：https://www.digitimes.com.tw/tech/dt/n/shwnws.asp?cnlid=1&id=0000615600_UCH50WBG1ZN7M2LUHAR2C
而台积电、三星电子(Samsung Electronics)从2022~2023年量产3奈米製程起，由于ASML新世代EUV系统最快也要等到2023年才能出货开始装机，因此还来不及採用High-NA系统，但也预计在EUV双重曝光过渡期之后拥抱high-NA EUV系统，约在2025~2026年重回EUV单一曝光程序之行列。
三大逻辑晶片巨头竞逐先进製程 ASML成最大赢家
英特尔意欲採用ASML high-NA EUV扫描机、导入Intel 18A製程量产的二代Ribbon要到2025年才启动，在此之前，还必须先克服2023年成功量产Intel 4与Intel 3，更需进一步在2024年攻克Intel 20A量产难关。无论英特尔能否在2023与2024两大关键年克服世代製程推进，但预计先行进入3奈米世代的台积电与三星，也不会原地踏步静待英特尔追赶。
相较于此，台积电或是三星均已在EUV系统曝光之路上行之有年，两厂从2019年起陆续在7/5奈米先进製程量产过程中，採用EUV系统曝光开出满意的良率。台积电在导入DUV系统的双重曝光、甚至多重曝光处理上，更已累积多年经验。相对地，英特尔从7奈米製程起才布建EUV系统导入，量产EUV製程方面晚于台积电与三星至少2年，正与ASML紧密合作急起直追。
以台积电为例，2019年第2季开始採用EUV曝光製程的7奈米强化版製程(N7+)，在大约80个光罩层之间，一开始仅导入12个EUV光罩层，其馀68个光罩层仍採DUV系统曝光；而在大约100个光罩层的5奈米製程当中，其中导入EUV光罩层约有22个，剩下78个光罩层仍採DUV系统曝光。台积电可说是全球把光学微影多重曝光技术最彻底练兵的一家半导体业者。
相较台积电、三星陆续成功导入EUV相伴DUV曝光、量产7/5奈米製程晶片出货，英特尔至今仍处在7奈米(亦即Intel 4与Intel 3製程)缓步前进状态，即便新世代high-NA EUV扫描机未必能够以「杀手级武器」横扫竞争对手，但仍须英特尔攻克製程卡关落后的问题，其困难度远非大手笔投资扩产就能毕其功于一役。无疑的是，三大逻辑晶片巨头竞逐先进製程量产脉络下，ASML可说是这一波全球性扩产的最终赢家。
半导体资本支出水涨船高 驱动晶圆厂设备持续性成长
在景气上升週期性、结构性以及地缘政经三大要素下，半导体资本支出週期在后疫情时代水涨船高。首先，在景气上升週期性方面，后疫情时代下全球半导体短缺，也同时带动深紫外光(DUV)与EUV在晶圆厂产能扩增阶段下的高度需求。
其次，在结构性因素方面，全球5G、AI、高效运算(HPC)、电动车(EV)以及物联网(IoT)等大势所趋，也同时形塑DUV与EUV两大系统的快速导入。最后，在地缘政经要素方面，随着全球地缘政治冲突日趋白热化，晶圆厂扩产落脚各国本土化趋势，导致各国当局陆续斥资补助晶圆厂扩建与产能提升，连带提高DUV与EUV等系统需求扩增。
2021年3月下旬，英特尔宣布斥资200亿美元资本支出，要在美国亚利桑那州同时兴建2座晶圆厂，其中部分产能更将作为英特尔重启晶圆代工业务的支撑。4月间，台积电宣布三年期斥资1,000亿美元资本支出计画，预计在2022~2024年间大手笔扩产，以此支援2020~2025年预估高达15%的营收複合年增率需求。
无独有偶，三星也在5月宣布上修非记忆体资本支出，到171兆韩元(约合1,510亿美元)规模，目标在2030年成为全球逻辑晶片业者第一名。
由于半导体产能扩增需採购全新晶圆设备，国际半导体产业协会(SEMI)估计2021年全球晶圆厂设备市场可望大增34%创下业界新纪录、上看817亿美元规模，并预计2022年仍可望小幅成长6%，超过860亿美元。有鑑于此，ASML可望在未来几年内高度受惠于这一波资本支出提升。
EUV採用率可望显着提升
无论是同时聚焦成熟製程与先进製程两大主轴的台积电，还是强调优先导入先进製程投产的英特尔与三星，甚至在DRAM三大厂三星、SK海力士(SK Hynix)、美光(Micron)陆续推进的1z、1α(alpha)、1β、1γ(gamma)製程世代投产时程上，EUV系统可说是在先进製程继续微缩过程中，攸关降低成本的重要关键设备。
据Barclays报告指出，多重曝光的DUV製程，可望逐步由单一曝光的EUV製程所取代，也因此大幅降低成本支出。报告引述台积电个案，对比5奈米製程与7奈米製程，前者预估导入大约10~20层EUV光罩，估计可望节省30%的光罩曝光成本支出。
Barclays进一步指出，英特尔强调的ASML新世代之高数值孔径(high-NA)EUV扫描机，在单一曝光EUV製程上可望更大幅度撙节光罩成本支出，不过high-NA EUV系统最快也要2023年才会出货，即便英特尔能够在第一时间取得优先供货，但台积电与三星也不会眼睁睁错过导入新世代系统，预定2025~2026年间进入量产。
ASML亦表示，EUV光罩层(mask layer)可望在7奈米製程上增加3成，甚至于在5奈米製程世代，进一步扩增大约5成EUV光罩层採用率。估计以每月产能4.5万片12吋晶圆为例，每一EUV光罩层需要一台EUV系统支援，以7奈米製程世代来说，假使业者导入10个EUV光罩层，便需大约10台EUV系统支援曝光。
在5奈米製程世代，业者导入20个EUV光罩层，估计便需20台EUV系统装机支援，而在接下来的3/2奈米製程推进过程中，随着EUV光罩层逐步增加，半导体製造业者对于EUV系统的需求有增无减，而这样的趋势不仅见诸于逻辑晶片业者，也陆续将记忆体业者身上观察到类似需求的扬升。
DRAM三雄提高EUV光罩层 对EUV系统依赖有增无减
美光在2019年第3季发表1z製程，当时仍採用DUV微影技术，持续推进到2021年第1季1α节点进入量产；随后在2020年第2季发表1z製程的三星与SK海力士，却开始聚焦EUV技术，而美光评估、观察EUV技术已臻成熟，最近也拍板2024年导入DRAM生产。
三星在晶圆代工事业部採用EUV系统的成功经验上，2019年开始採用EUV技术投产DRAM，在2020年3月间成功出货100万套採用EUV技术所生产的10奈米级DDR4 DRAM模组，儘管三星EUV曝光仅限于一个光罩层，但进一步微缩DRAM晶粒尺寸(die size)达到43.98平方毫米，优于美光1z製程节点的晶粒微缩68.34平方毫米。
三星透过EUV技术进一步微缩晶粒，虽然只佔了整体DRAM出货量不到1%，但也给了美光提早导入EUV技术的启示。美光在2021年7月间宣布，上修2021会计年度资本支出到95亿美元，其中有相当即是向ASML下订EUV系统的预付款。
值得注意的是，美光2021年1α与2022年1β製程量产仍将全採DUV微影技术，最快要到2024年才会从1γ製程世代导入EUV曝光。此外，SK海力士也跟随三星脚步，向ASML下订EUV系统，预计在2021年底~2022年上半期间，採用EUV曝光量产1α製程DRAM。
据The Information Network报告显示，估计三星截至2020年底约有相当于50亿颗8Gb约当晶片产能，估计有200万~300万颗DRAM採EUV技术生产，约佔总产能0.04%。虽说DUV曝光可以保证良率开出稳定，从三星经验也显示出，即便EUV曝光设备价格高昂、动辄近2亿美元，对于提高DRAM位元产量仍有正面助益。
据ASML指出，DRAM量产从16奈米节点转入1α製程节点时，估计EUV光罩层可增加50%，以记忆体产业每月产能每10万片12吋晶圆估计，预计每一个EUV光罩层约需1.5~2台EUV系统支援，即便在1α製程节点预计导入1~3个EUV光罩层，仍须至少3~6台EUV系统支援投产。
随着向下微缩推进1α、1β、1γ製程世代量产，各DRAM业者逐步提高导入EUV光罩层比重，半导体製造商对于EUV系统的需求势必有增无减。
●消息出处：DIGITIMES
●相关网址：https://www.digitimes.com.tw/tech/dt/n/shwnws.asp?cnlid=1&id=0000615600_UCH50WBG1ZN7M2LUHAR2C
Top