英特爾(Intel)執行長Pat Gelsinger日前宣稱，將率先導入ASML新世代之高數值孔徑(high-NA)極紫外光(EUV)掃描機，預計在單一曝光EUV製程上，可望比多重曝光EUV製程撙節更大幅度的光罩成本支出。ASML更表示，high-NA降低了半導體製程的複雜性，這也是何以英特爾從一開始便力主跳過EUV雙重曝光甚至多重曝光技術，直接導入高數值孔徑EUV系統。

而台積電、三星電子(Samsung Electronics)從2022~2023年量產3奈米製程起，由於ASML新世代EUV系統最快也要等到2023年才能出貨開始裝機，因此還來不及採用High-NA系統，但也預計在EUV雙重曝光過渡期之後擁抱high-NA EUV系統，約在2025~2026年重回EUV單一曝光程序之行列。

三大邏輯晶片巨頭競逐先進製程　ASML成最大贏家

英特爾意欲採用ASML high-NA EUV掃描機、導入Intel 18A製程量產的二代Ribbon要到2025年才啟動，在此之前，還必須先克服2023年成功量產Intel 4與Intel 3，更需進一步在2024年攻克Intel 20A量產難關。無論英特爾能否在2023與2024兩大關鍵年克服世代製程推進，但預計先行進入3奈米世代的台積電與三星，也不會原地踏步靜待英特爾追趕。

相較於此，台積電或是三星均已在EUV系統曝光之路上行之有年，兩廠從2019年起陸續在7/5奈米先進製程量產過程中，採用EUV系統曝光開出滿意的良率。台積電在導入DUV系統的雙重曝光、甚至多重曝光處理上，更已累積多年經驗。相對地，英特爾從7奈米製程起才布建EUV系統導入，量產EUV製程方面晚於台積電與三星至少2年，正與ASML緊密合作急起直追。

以台積電為例，2019年第2季開始採用EUV曝光製程的7奈米強化版製程(N7+)，在大約80個光罩層之間，一開始僅導入12個EUV光罩層，其餘68個光罩層仍採DUV系統曝光；而在大約100個光罩層的5奈米製程當中，其中導入EUV光罩層約有22個，剩下78個光罩層仍採DUV系統曝光。台積電可說是全球把光學微影多重曝光技術最徹底練兵的一家半導體業者。

相較台積電、三星陸續成功導入EUV相伴DUV曝光、量產7/5奈米製程晶片出貨，英特爾至今仍處在7奈米(亦即Intel 4與Intel 3製程)緩步前進狀態，即便新世代high-NA EUV掃描機未必能夠以「殺手級武器」橫掃競爭對手，但仍須英特爾攻克製程卡關落後的問題，其困難度遠非大手筆投資擴產就能畢其功於一役。無疑的是，三大邏輯晶片巨頭競逐先進製程量產脈絡下，ASML可說是這一波全球性擴產的最終贏家。

半導體資本支出水漲船高　驅動晶圓廠設備持續性成長

在景氣上升週期性、結構性以及地緣政經三大要素下，半導體資本支出週期在後疫情時代水漲船高。首先，在景氣上升週期性方面，後疫情時代下全球半導體短缺，也同時帶動深紫外光(DUV)與EUV在晶圓廠產能擴增階段下的高度需求。

其次，在結構性因素方面，全球5G、AI、高效運算(HPC)、電動車(EV)以及物聯網(IoT)等大勢所趨，也同時形塑DUV與EUV兩大系統的快速導入。最後，在地緣政經要素方面，隨著全球地緣政治衝突日趨白熱化，晶圓廠擴產落腳各國本土化趨勢，導致各國當局陸續斥資補助晶圓廠擴建與產能提升，連帶提高DUV與EUV等系統需求擴增。

2021年3月下旬，英特爾宣布斥資200億美元資本支出，要在美國亞利桑那州同時興建2座晶圓廠，其中部分產能更將作為英特爾重啟晶圓代工業務的支撐。4月間，台積電宣布三年期斥資1,000億美元資本支出計畫，預計在2022~2024年間大手筆擴產，以此支援2020~2025年預估高達15%的營收複合年增率需求。

無獨有偶，三星也在5月宣布上修非記憶體資本支出，到171兆韓元(約合1,510億美元)規模，目標在2030年成為全球邏輯晶片業者第一名。

由於半導體產能擴增需採購全新晶圓設備，國際半導體產業協會(SEMI)估計2021年全球晶圓廠設備市場可望大增34%創下業界新紀錄、上看817億美元規模，並預計2022年仍可望小幅成長6%，超過860億美元。有鑑於此，ASML可望在未來幾年內高度受惠於這一波資本支出提升。

EUV採用率可望顯著提升

無論是同時聚焦成熟製程與先進製程兩大主軸的台積電，還是強調優先導入先進製程投產的英特爾與三星，甚至在DRAM三大廠三星、SK海力士(SK Hynix)、美光(Micron)陸續推進的1z、1α(alpha)、1β、1γ(gamma)製程世代投產時程上，EUV系統可說是在先進製程繼續微縮過程中，攸關降低成本的重要關鍵設備。

據Barclays報告指出，多重曝光的DUV製程，可望逐步由單一曝光的EUV製程所取代，也因此大幅降低成本支出。報告引述台積電個案，對比5奈米製程與7奈米製程，前者預估導入大約10~20層EUV光罩，估計可望節省30%的光罩曝光成本支出。

Barclays進一步指出，英特爾強調的ASML新世代之高數值孔徑(high-NA)EUV掃描機，在單一曝光EUV製程上可望更大幅度撙節光罩成本支出，不過high-NA EUV系統最快也要2023年才會出貨，即便英特爾能夠在第一時間取得優先供貨，但台積電與三星也不會眼睜睜錯過導入新世代系統，預定2025~2026年間進入量產。

ASML亦表示，EUV光罩層(mask layer)可望在7奈米製程上增加3成，甚至於在5奈米製程世代，進一步擴增大約5成EUV光罩層採用率。估計以每月產能4.5萬片12吋晶圓為例，每一EUV光罩層需要一台EUV系統支援，以7奈米製程世代來說，假使業者導入10個EUV光罩層，便需大約10台EUV系統支援曝光。

在5奈米製程世代，業者導入20個EUV光罩層，估計便需20台EUV系統裝機支援，而在接下來的3/2奈米製程推進過程中，隨著EUV光罩層逐步增加，半導體製造業者對於EUV系統的需求有增無減，而這樣的趨勢不僅見諸於邏輯晶片業者，也陸續將記憶體業者身上觀察到類似需求的揚升。

DRAM三雄提高EUV光罩層　對EUV系統依賴有增無減

美光在2019年第3季發表1z製程，當時仍採用DUV微影技術，持續推進到2021年第1季1α節點進入量產；隨後在2020年第2季發表1z製程的三星與SK海力士，卻開始聚焦EUV技術，而美光評估、觀察EUV技術已臻成熟，最近也拍板2024年導入DRAM生產。

三星在晶圓代工事業部採用EUV系統的成功經驗上，2019年開始採用EUV技術投產DRAM，在2020年3月間成功出貨100萬套採用EUV技術所生產的10奈米級DDR4 DRAM模組，儘管三星EUV曝光僅限於一個光罩層，但進一步微縮DRAM晶粒尺寸(die size)達到43.98平方毫米，優於美光1z製程節點的晶粒微縮68.34平方毫米。

三星透過EUV技術進一步微縮晶粒，雖然只佔了整體DRAM出貨量不到1%，但也給了美光提早導入EUV技術的啟示。美光在2021年7月間宣布，上修2021會計年度資本支出到95億美元，其中有相當即是向ASML下訂EUV系統的預付款。

值得注意的是，美光2021年1α與2022年1β製程量產仍將全採DUV微影技術，最快要到2024年才會從1γ製程世代導入EUV曝光。此外，SK海力士也跟隨三星腳步，向ASML下訂EUV系統，預計在2021年底~2022年上半期間，採用EUV曝光量產1α製程DRAM。

據The Information Network報告顯示，估計三星截至2020年底約有相當於50億顆8Gb約當晶片產能，估計有200萬~300萬顆DRAM採EUV技術生產，約佔總產能0.04%。雖說DUV曝光可以保證良率開出穩定，從三星經驗也顯示出，即便EUV曝光設備價格高昂、動輒近2億美元，對於提高DRAM位元產量仍有正面助益。

據ASML指出，DRAM量產從16奈米節點轉入1α製程節點時，估計EUV光罩層可增加50%，以記憶體產業每月產能每10萬片12吋晶圓估計，預計每一個EUV光罩層約需1.5~2台EUV系統支援，即便在1α製程節點預計導入1~3個EUV光罩層，仍須至少3~6台EUV系統支援投產。

隨著向下微縮推進1α、1β、1γ製程世代量產，各DRAM業者逐步提高導入EUV光罩層比重，半導體製造商對於EUV系統的需求勢必有增無減。

●消息出處：DIGITIMES
●相關網址：https://www.digitimes.com.tw/tech/dt/n/shwnws.asp?cnlid=1&id=0000615600_UCH50WBG1ZN7M2LUHAR2C